Power Factor Corrector mit digitaler Regelung

Aufgabe dieser Bachelorarbeit war die Entwicklung eines neuen Power Factor Corrector Front-Ends (PFC), welches mittels eines FPGAs digital geregelt wird. Für die PFC Hardware wurde ein neues Konzept mit einem Interleaved Boost-Konverter ausgearbeitet und entsprechend eine neue digitale Regelung entworfen. Die Anforderung war unter anderem, über einen Eingangsspannungsbereich von 85V bis 264V einen Leistungsfaktor von 97% zu erreichen. Die Dauerleistung beträgt 800W bei 85V bzw. 1000W ab 120V Eingangsspannung, die Spitzenleistung 3000W für drei Sekunden. Das Hardwaremodul besteht aus zwei aufeinander steckbaren Modulen: Leistungs- und Regelungsmodul. Das Leistungsmodul beinhaltet die Leistungszelle, das Regelungsmodul, die Signalaufbereitung und das FPGA. Die beiden Platinen sind galvanisch voneinander entkoppelt. Die analogen Signale werden über eine hochohmige Widerstandskette mit anschliessender Verstärkerschaltung auf einen Analog-Digitalwandler übertragen, der sich auf dem Regelungsmodul befindet. Die digitalen Signale werden über einen digitalen Isolator auf das Leistungsmodul übertragen. Die Implementierung der Funktionen erfolgte mittels VHDL.